本发明公开的一种基于4‑Booth编码的低功耗乘法器,包括由至少两个编码器并联组成的编码器组,编码器组的输入端连接有位选择器,位选择器的输入端分别与乘数输入端口、被乘数输入端口连接,位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating开关,编码器组的输出端通过第二Power gating开关与压缩器的输入端连接,压缩器的输出端通过第三Power gating开关与超前进位加法器的输入端连接。本发明公开的一种基于4‑Booth编码的低功耗乘法器能够在保证计算结果正确的同时,降低功耗。