本发明涉及一种双槽UMOSFET器件。该器件包括衬底区(1)；漂移区(2)、外延层(3)、源区(4)，依次层叠于衬底区(1)的上表面；栅极，设置于漂移区(2)、外延层(3)及源区(4)内部并位于双槽UMOSFET器件的中间位置处；栅介质保护区(5)，设置于漂移区(2)内并位于栅极下方；源极(10)，设置于漂移区(2)、外延层(3)及源区层(4)内部并位于双槽UMOSFET器件的靠近两侧位置处；源槽拐角保护区(6)，设置于漂移区(2)内并位于源极(10)下方；漏极(11)，设置于衬底区(1)下表面。本发明通过在源极与漂移区及外延层的界面形成肖特基接触，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。
