本发明属于集成电路领域，具体涉及一种无运放MDAC型时间域ADC结构，电压域模数转换器模块、数模转换器模块、余差运算阵列模块和时间域模数转换器模块依次连接；电压域模数转换器模块的输出端还与数字译码与校准模块连接；时间域模数转换器模块的输出端与数字译码与校准模块连接；信号输出端与电压域模数转换器模块、余差运算阵列模块的输入端连接；参考电压输出端与电压域模数转换器模块、数模转换器模块的参考电压输入端连接；时钟控制信号输出端与电压域模数转换器模块、模数转换器模块、余差运算阵列模块和时间域模数转换器模块的时钟输入端连接。本发明具有高速、高精度、低功耗、小系统面积的有益效果。
